(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-220059

(43)公開日 平成7年(1995)8月18日

(51) Int.Cl.⁶

識別記号

庁内整理番号

技術表示箇所

G06T 1/60

G 0 6 F 12/02

570 J 9366-5B

G06F 15/64

FΙ

450 F

審査請求 未請求 請求項の数9 OL (全 15 頁)

(21)出願番号

特願平6-9757

(22)出願日

平成6年(1994)1月31日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 尾崎 暢

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 岡田 光由 (外1名)


(54) 【発明の名称】 画像メモリアクセス方式と画像処理システム

(57)【要約】

【目的】本発明は、ビデオRAMを用いることなく、アドレスマルチプレックス方式の画像メモリに格納される画像データを高速に更新しつつディスプレイ装置に表示していく画像処理システムの提供を目的とする。

【構成】1画面分の容量を持つ複数パンクの画像メモリを2つ用意し、画像データの矩形領域に対して同一ローアドレスを割り付けつつ、画像データのX・Yアドレスを画像メモリのアドレスに変換するアドレス変換手段を持つ2つのメモリ制御ユニットを備え、かつ、一方の制御ユニットが、一方の画像メモリに画像データを書き込んでいくとともに、他方の制御ユニットが、他方の画像メモリから画像データを読み出していくことを、1画面を単位として画像メモリを交代しつつ繰り返す構成を採り、更に、画像メモリから出力される表示画像データを選択してディスプレイ装置に送出する選択手段を備えるように構成する。

本発明の思理構成図



【特許請求の範囲】

【請求項1】 アドレスマルチプレックス方式の画像メモリのアクセス制御を実行する画像メモリアクセス方式において

画像データの矩形領域に対して画像メモリの同一ローアドレスを割り付けつつ、画像データのX・Yアドレスを画像メモリの格納アドレスに変換するアドレス変換手段を備え、

上記アドレス変換手段の変換する格納アドレスに従って、画像メモリをアクセスするよう処理することを、 特徴とする画像メモリアクセス方式。

【請求項2】 請求項1記載の画像メモリアクセス方式 において、

アドレス変換手段は、画像データの各矩形領域に対して、ラスタスキャンの順序に従って画像メモリのカラム アドレスを割り付けるよう処理することを、

特徴とする画像メモリアクセス方式。

【請求項3】 請求項1又は2記載の画像メモリアクセス方式において、

画像メモリが2つ以上のパンクで構成されるときに、ア 20 1)を備え、 ドレス変換手段は、同一画像データの隣合う矩形領域に かつ、上記 対して、異なるパンクを割り付けるよう処理すること 描画画像:

特徴とする画像メモリアクセス方式。

【請求項4】 請求項1又は2記載の画像メモリアクセス方式において、

画像メモリが2つ以上のパンクで構成されるときに、ア ドレス変換手段は、同一画像データの各矩形領域に対し て、同一のパンクを割り付けるよう処理し、

かつ、同一パンク上の異なる矩形領域への連続的なアク 30 セスが発生するときに、該アクセスに先立って他パンクの矩形領域をアクセスするよう制御するタイムスライス制御手段を備えることを、

特徴とする画像メモリアクセス方式。

【請求項5】 アドレスマルチプレックス方式の画像メモリに格納される画像データを更新しつつ、ディスプレイ装置に表示していくよう処理する画像処理システムにおいて、

アドレスマルチプレックス方式の画像メモリとして、1 画面分格納可能な容量を持つ複数パンク構成の画像メモ 40 リ(10,11) を2つ用意するとともに、

請求項3記載のアドレス変換手段(18,20) を備えて、該アドレス変換手段(18,20) に従って上記画像メモリ(10,11) の格納アドレスを算出する2つのメモリ制御ユニット(12.13) を備え、

かつ、一方の上記メモリ制御ユニット(12,13) が、一方の上記画像メモリ(10,11) に描画画像データを書き込んでいくとともに、他方の上記メモリ制御ユニット(12,13) が、他方の上記画像メモリ(10,11) から表示画像データを読み出していくことを、1 画面を単位として上記 50

2

画像メモリ(10,11) を交代しつつ繰り返す構成を採り、 更に、2つの上記画像メモリ(10,11) のデータ出力を入 力とし、表示画像データを出力する方の上記画像メモリ (10,11) を選択して、該表示画像データをディスプレイ 装置(15)に送出する選択手段(14)を備えることを、

特徴とする画像処理システム。

【請求項6】 アドレスマルチブレックス方式の画像メモリに格納される画像データを更新しつつ、ディスプレイ装置に表示していくよう処理する画像処理システムに 10 おいて、

アドレスマルチブレックス方式の画像メモリとして、2 つのパンクから構成されて、各パンクが1画面分格納可能な容量を持つ画像メモリ(30)を1つ用意するととも

請求項4記載のアドレス変換手段(36)及びタイムスライス制御手段(38)を備えて、該アドレス変換手段(36)に従って上記画像メモリ(30)の格納アドレスを算出していくとともに、該タイムスライス制御手段(38)に従ってアクセス先のバンクを切り換えていくメモリ制御ユニット(31)を備え、

かつ、上記メモリ制御ユニット(31)が、一方のパンクに 描画画像データを書き込んでいくとともに、他方のパン クから表示画像データを読み出していくことを、1画面 を単位としてパンクを交代しつつ繰り返す構成を採り、

更に、上記タイムスライス制御手段(38)により時間間隔をもって読み出されていく表示画像データを抽出し、該表示画像データを連続データに変換してディスプレイ装置(33)に送出するデータ調整手段(32)を備えることを、特徴とする画像処理システム。

【請求項7】 請求項5又は6記載の画像処理システム において、

画像メモリ(10,11,30)として、2パンク構成のシンクロナスDRAMを用いるよう構成されることを、

特徴とする画像処理システム。

【請求項8】 アドレスマルチプレックス方式の画像メモリに格納される画像データを更新しつつ、ディスプレイ装置に表示していくよう処理する画像処理システムにおいて、

アドレスマルチプレックス方式の画像メモリとして、表 の 示画像データを格納するビデオRAM(41)とは別に、表 示画像データ以外の画像情報を格納する1画面分格納可 能な容量を持つ複数パンク構成の非表示情報用画像メモ リ(40)を用意し、

かつ、請求項3記載のアドレス変換手段(46)を備えて、 該アドレス変換手段(46)に従って上記非表示情報用画像 メモリ(40)の格納アドレスを算出しつつ、該非表示情報 用画像メモリ(40)へのアクセス処理を実行するメモリ制 御ユニット(42)を備えることを、

特徴とする画像処理システム。

0 【請求項9】 請求項8記載の画像処理システムにおい

-544-

非表示情報用展開画像メモリ(40)として、2パンク構成 のシンクロナスDRAMを用いるよう構成されること

特徴とする画像処理システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アドレスマルチプレッ クス方式の画像メモリのアクセス制御を実行する画像メ 画像メモリに格納される画像データを更新しつつ、ディ スプレイ装置に表示していくよう処理する画像処理シス テムに関し、特に、高速処理を実現する画像メモリアク セス方式と、高速処理を実現するとともに、低価格でコ ンパクトな構成を実現する画像処理システムに関する。

【0002】コンピュータグラフィック等の画像処理シ ステムでは、ローアドレス (ROWアドレス) と、カラ ムアドレス (COLUMNアドレス) とで規定されるア ドレスに従ってアクセスされるアドレスマルチプレック ス方式の画像メモリを備えて、この画像メモリに画像デ 20 ータを格納していくとともに、格納した画像データをデ ィスプレイ装置に表示していく処理を実行する。

【0003】このような画像処理システムを実用的なも のとしていくためには、高速処理を実現するとともに、 低価格でコンパクトな構成を実現する必要がある。

[0004]

【従来の技術】従来の画像処理システムでは、アドレス マルチプレックス方式の画像メモリとしてビデオRAM (VRAM)を備える構成を採って、画像データのX・ を一対一にマッピングしつつ、このビデオRAMに画像 データを格納していくとともに、格納した画像データを ディスプレイ装置に表示していくことで、ビデオRAM に格納される画像データを更新しつつ、ディスプレイ装 置に表示する構成を採っている。

【0005】すなわち、図15に示すように、メモリへ のランダムアクセス処理と、ディスプレイ装置に出力す るためのシーケンシャルアクセス処理との双方を同時に 実行可能とする2ポート構成のビデオRAMを備える構 X・Yアドレスと、ビデオRAMのロー・カラムアドレ スとを一対一にマッピングする構成を採って、描画CP Uが、このピデオRAMのランダムアクセスポートを使 って、このピデオRAMに格納される画像データの一部 又は全ての内容を書き換えていくとともに、VRAMコ ントローラが、このピデオRAMのシーケンシャルポー トを使って、このビデオRAMに格納される画像データ をシーケンシャルに読み出していって、DAコンパータ (DAC)が、この読み出される画像データをディジタ ル信号からアナログ信号に変換していくことで、ディス 50 る。

プレイ装置に表示していくという構成を採っているので ある。

[0006]

【発明が解決しようとする課題】しかしながら、このよ うな従来技術に従っていると、高速処理を実現できない という問題点があった。

【0007】すなわち、ビデオRAMは、通常のDRA Mと同様に、ローアドレスを変化させるときのアクセス が遅くなるという特性がある。具体的に説明するなら モリアクセス方式と、アドレスマルチプレックス方式の 10 ば、60MHzのクロック周波数を用いる場合、ビデオ RAMにライトするときには、ローアドレスを新たに設 定してから最初の1画素をライトするまでに150ns の時間がかかり、それ以降、1 画素をライトする度に5 0 n s (3クロック分) の時間がかかることになる。従 って、同一ローアドレス上のn画素のアクセスに要する 時間は「(100+50×n) ns」となる。図17 に、このビデオRAMのメモリアクセスのタイムチャー トを図示する。ここで、図中のRASはローアドレス確 定信号、CASはカラムアドレス確定信号、WEはライ トイネーブル信号である。

> 【0008】 これから、図18 (a) に示すような三角 形を図18 (b) に示す画素順序に従ってライトすると すると、1段目の1画素のライトに150nsかかり、 2段目の3画素のライトに250nsかかり、3段目の 5 画素のライトに350nsかかり、4段目の7画素の ライトに450mgかかり、5段目の9画素のライトに 550nsかかることから、合計1750nsというよ うな長い処理時間を要することになる。

【0009】また、このような従来技術に従っている Yアドレスと、ピデオRAMのロー・カラムアドレスと 30 と、2ポートメモリという通常のDRAMよりも高価な ビデオRAMを用いなくてはならないことから、画像処 理システムの価格が高くなるという問題点があるととも に、2ポートメモリという通常のDRAMよりもメモリ 容量の小さなビデオRAM(同じ大きさで、1/4程度 のメモリ容量しかない) を用いなくてはならないことか ら、画像処理システムをコンパンクトにできないという 問題点があった。

【0010】本発明はかかる事情に鑑みてなされたもの であって、アドレスマルチプレックス方式の画像メモリ 成を採るとともに、図16に示すように、画像データの 40 のアクセス制御を実行するときにあって、高速処理を実 現する新たな画像メモリアクセス方式の提供と、アドレ スマルチプレックス方式の画像メモリに格納される画像 データを更新しつつ、ディスプレイ装置に表示していく よう処理するときにあって、高速処理を実現するととも に、低価格でコンパクトな構成を実現する新たな画像処 理システムの提供を目的とする。

[0011]

【課題を解決するための手段】図1ないし図3に、本発 明を具備する画像処理システム1の原理構成を図示す

【0012】図1に原理構成を図示する本発明の画像処 理システム1は、1画面分格納可能な容量を持つ複数パ ンク構成のアドレスマルチプレックス方式の第1の画像 メモリ10と、1画面分格納可能な容量を持つ複数パン ク構成のアドレスマルチプレックス方式の第2の画像メ モリ11と、第1の画像メモリ10のアクセス制御処理 を実行する第1のメモリ制御ユニット12と、第2の画 像メモリ11のアクセス制御処理を実行する第2のメモ リ制御ユニット13と、第1及び第2の画像メモリ1 1, 12のデータ出力を入力として、その内のどちらか 10 を選択することで表示画像データを出力する選択手段1 4と、選択手段14の出力する表示画像データを表示す るディスプレイ装置15と、描画画像データのX・Yア ドレス/データ値を算出して出力する描画算出機構16 と、同期信号を入力として、表示画像データのX・Yア ドレスを算出(ラスタスキャンに従って、Xを1つずつ インクリメントしていくとともに、Yを1つずつインク リメントすることで算出) して出力する出力アドレス算 出機構17とを備える。

2は、入力されてくる画像データのX・Yアドレスを第 1の画像メモリ10のロー・カラムアドレスに変換する アドレス変換手段18と、同期信号から生成される画面 終了信号を受けて、第1の画像メモリ10に描画画像デ ータを書き込むのか、第1の画像メモリ10から表示画 像データを読み出すのかを決定するメモリモード決定手 段19とを備える。

【0014】また、この第2のメモリ制御ユニット13 は、入力されてくる画像データのX・Yアドレスを第2 の画像メモリ11のロー・カラムアドレスに変換するア 30 ドレス変換手段20と、同期信号から生成される画面終 了信号を受けて、第2の画像メモリ11に描画画像デー 夕を書き込むのか、第2の画像メモリ11から表示画像 データを読み出すのかを決定するメモリモード決定手段 21とを備える。

【0015】図2に原理構成を図示する本発明の画像処 理システム1は、2つのパンクから構成されて、各パン クが1 画面分格納可能な容量を持つアドレスマルチプレ ックス方式の画像メモリ30と、画像メモリ30のアク セス制御処理を実行するメモリ制御ユニット31と、画 40 像メモリ30から出力される画像データを調整すること で表示画像データを生成するデータ調整手段32と、デ ータ調整手段32の生成する表示画像データを表示する ディスプレイ装置33と、描画画像データのX・Yアド レス/データ値を算出して出力する描画算出機構34 と、同期信号を入力として、表示画像データのX・Yア ドレスを算出して出力する出力アドレス算出機構35と を備える。

【0016】そして、このメモリ制御ユニット31は、 入力されてくる画像データのX・Yアドレスを画像メモ 50

リ30のロー・カラムアドレスに変換するアドレス変換 手段36と、同期信号から生成される画面終了信号を受 けて、どちらのパンクに描画画像データを書き込み、ど ちらのパンクから表示画像データを読み出すのかを決定 するパンクモード決定手段37と、同一パンク上の異な る矩形領域への連続的なアクセスが発生するときに、そ のアクセスに先立って他パンクの矩形領域をアクセスす るよう制御するタイムスライス制御手段38とを備え

6

【0017】図3に原理構成を図示する本発明の画像処 理システム1は、表示画像データ以外の画像情報の格納 のために設けられて、1画面分格納可能な容量を持つ複 数パンク構成のアドレスマルチプレックス方式の非表示 情報用画像メモリ40と、表示画像データを格納するビ デオRAM41と、非表示情報用画像メモリ40のアク セス制御処理を実行する第1のメモリ制御ユニット42 と、ピデオRAM41のアクセス制御処理を実行する第 2のメモリ制御ユニット43と、ビデオRAM41の出 カする表示画像データを表示するディスプレイ装置44 【0013】そして、この第1のメモリ制御ユニット1 20 と、描画画像データのX・Yアドレス/データ値を算出 して出力する描画算出機構45とを備える。

> 【0018】そして、この第1のメモリ制御ユニット4 2は、入力されてくる画像データのX・Yアドレスを非 表示情報用画像メモリ40のロー・カラムアドレスに変 換するアドレス変換手段46を備える。

[0019] .

【作用】図1に原理構成を図示する本発明の画像処理シ ステム1では、メモリモード決定手段19は、画面終了 信号を受け取ると、それまで、第1の画像メモリ10に 描画画像データを書き込むことを決定していたときに は、今度は、第1の画像メモリ10から表示画像データ を読み出すことを決定し、それまで、第1の画像メモリ 10から表示画像データを読み出すことを決定していた ときには、今度は、第1の画像メモリ10に描画画像デ ータを書き込むことを決定する。

【0020】一方、メモリモード決定手段21は、メモ リモード決定手段19が書き込みを決定するときには、 第2の画像メモリ11から表示画像データを読み出すこ とを決定し、読み出しを決定するときには、第2の画像 メモリ11に描画画像データを書き込むことを決定す

【0021】このメモリモード決定手段19,21の決 定を受けて、アドレス変換手段18,20は、画像メモ リ10,11に描画画像データを書き込むことが決定さ れるときには、描画算出機構16の出力するX・Yアド レスを受け取り、画像メモリ10,11から表示画像デ ータを読み出すことをが決定されるときには、出力アド レス算出機構17の出力するX·Yアドレスを受け取

【0022】この画像データのX・Yアドレスを受け取

ると、アドレス変換手段18,20は、図4に示すよう に、画像データの矩形領域に対して、画像メモリ10、 11の同一ローアドレスを割り付けるとともに、各矩形 領域に対して、ラスタスキャンの順序に従って画像メモ リ10,11のカラムアドレスを割り付け、更に、隣合 う矩形領域に対して異なるパンクを割り付けることで、 受け取ったX・Yアドレスを画像メモリ10、11のロ ー・カラムアドレスに変換する。

【0023】この算出されるロー・カラムアドレスに従 ので、選択手段14は、表示画像データを出力する画像 メモリ10、11を選択することで、その表示画像デー タをディスプレイ装置15に表示していく。

【0024】この構成に従い、画像メモリ10, 11を アクセスするときに、そのアクセスが同一矩形領域内の ものであるときには、ローアドレスを変更することなく 実行できることとなって、高速アクセスを実現できるこ とになる。なお、この効果だけであれば、単一パンク構 成を採って、図5に示すように、画像データの矩形領域 割り付けることで実現できるものである。

【0025】そして、画像メモリ10、11をアクセス するときに、そのアクセスが異なる矩形領域に跨がるも のであるときには、同一画像データの隣合う矩形領域に 対して異なるパンクを割り付ける構成を採っているの で、アクセス中に別パンクのローアドレスを設定するこ とが可能となるシンクロナスDRAMのような画像メモ リを用いることで、アクセス中に別パンクのローアドレ スを設定することが可能となって、高速アクセスを実現 できることになる。

【0026】このようにして、図1に原理構成を図示し た画像処理システム1は、画像メモリ10, 11を高速 にアクセスできるようになるのである。そして、この画 像処理システム1は、高価で大きいビデオRAMを用い ずに、描画画像データを更新しつつディスプレイ装置1 5に表示できるようになる。

【0027】図2に原理構成を図示する本発明の画像処 理システム1では、パンクモード決定手段37は、画面 終了信号を受け取ると、パンクAとパンクBという2つ のパンクがあるときに、それまで、パンクAに描画画像 40 データを書き込むことを決定していたときには、今度 は、パンクAから表示画像データを読み出すことを決定 し、それまで、バンクBから表示画像データを読み出す ことを決定していたときには、今度は、バンクBに描画 画像データを書き込むことを決定する。

【0028】一方、タイムスライス制御手段38は、後 述するアルゴリズムに従って、描画算出機構34の出力 するX・Yアドレスを受け取るのか、出力アドレス算出 機構35の出力するX・Yアドレスを受け取るのかを決 定して、描画算出機構34の出力するX・Yアドレスを 50 る。

受け取ることを決定するときには、出力アドレス算出機 構35に対してX・Yアドレスの送出の一時停止を指示 し、出力アドレス算出機構35の出力するX・Yアドレ スを受け取ることを決定するときには、描画算出機構3 4に対してX・Yアドレスの送出の一時停止を指示す

8

【0029】このタイムスライス制御手段38の制御処 理に従って、描画画像データか表示画像データのいずれ かの画像データのX・Yアドレスを受け取ると、アドレ って画像メモリ10,11がアクセスされることになる 10 ス変換手段36は、図6に示すように、画像データの矩 形領域に対して、画像メモリ30の同一ローアドレスを 割り付けるとともに、各矩形領域に対して、ラスタスキ ャンの順序に従って画像メモリ30のカラムアドレスを 割り付け、更に、同一画像データの各矩形領域に対して 同一パンクを割り付けることで、受け取ったX・Yアド レスを画像メモリ30のロー・カラムアドレスに変換す

【0030】このようなアドレス変換処理を実行してい くときに、タイムスライス制御手段38は、同一パンク に対して、画像メモリ10,11の同一ローアドレスを 20 上の異なる矩形領域への連続的なアクセスが発生すると きには、そのアクセスに先立って他パンクの矩形領域を アクセスするよう制御することで、描画算出機構34の 出力するX・Yアドレスを受け取るのか、出力アドレス 算出機構35の出力するX・Yアドレスを受け取るのか を決定する。

> 【0031】すなわち、描画算出機構34の出力するX ・Yアドレスを受け取っているときに、そのX・Yアド レスが異なる矩形領域に移るときには、そのX・Yアド レスの受け取りを一時停止して、今度は、出力アドレス 30 算出機構35の出力するX・Yアドレスを受け取ること を決定し、出力アドレス算出機構35の出力するX・Y アドレスを受け取っているときに、そのX・Yアドレス が異なる矩形領域に移るときには、そのX・Yアドレス の受け取りを一時停止して、今度は、描画算出機構34 の出力するX・Yアドレスを受け取ることを決定してい くのである。

【0032】このようにして算出されるロー・カラムア ドレスに従い、矩形領域を境にして、描画画像データの 書き込みと、表示画像データの読み出しとが交互に実行 されることになる。すなわち、画像メモリ30から出力 される表示画像データは、連続的に出力されるのではな くて、描画画像データの間に挟まれて出力されることか ら、データ調整手段32は、画像メモリ30から出力さ れる表示画像データを抽出し連続データに変換してディ スプレイ装置33に表示していく。

【0033】この構成に従い、画像メモリ30をアクセ スするときに、そのアクセスが同一矩形領域内のもので あるときには、ローアドレスを変更することなく実行で きることとなって、高速アクセスを実現できることにな

【0034】そして、画像メモリ30をアクセスすると きに、そのアクセスが異なる矩形領域に跨がるものであ るときには、矩形領域を境にして時分割で2つのパンク を切り換える構成を採っているので、アクセス中に別バ ンクのローアドレスを設定することが可能となるシンク ロナスDRAMのような画像メモリを用いることで、ア クセス中に別パンクのローアドレスを設定することが可 能となって、高速アクセスを実現できることになる。

【0035】このようにして、図2に原理構成を図示し セスできるようになるのである。そして、この画像処理 システム1は、高価で大きいビデオRAMを用いずに、 描画画像データを更新しつつディスプレイ装置33に表 示できるようになる。

【0036】図3に原理構成を図示する本発明の画像処 理システム1では、従来技術と同様に、ビデオRAM4 1を備えることで、画像データを更新しつつディスプレ イ装置44に表示していく構成を採るのであるが、描画 算出機構45の出力する描画画像データの持つ奥行き情 報等の非表示情報については、第1のメモリ制御ユニッ ト42が受け取るよう処理する。

【0037】この非表示情報のX・Yアドレスを受け取 ると、アドレス変換手段46は、図4に示すように、画 像データの矩形領域に対して、非表示情報用画像メモリ 40の同一ローアドレスを割り付けるとともに、各矩形 領域に対して、ラスタスキャンの順序に従って非表示情 報用画像メモリ40のカラムアドレスを割り付け、更 に、隣合う矩形領域に対して異なるパンクを割り付ける ことで、受け取ったX・Yアドレスを非表示情報用画像 メモリ40のロー・カラムアドレスに変換する。

【0038】この算出されるロー・カラムアドレスに従 って非表示情報用画像メモリ40がアクセスされること になるが、図1で説明したと同じ理由に従って、このア クセスが高速に実現されることになる。

【0039】このようにして、図3に原理構成を図示し た画像処理システム1は、描画画像データの持つ非表示 情報を髙速に非表示情報用画像メモリ40に書き込め、 読み出せるようになる。

[0040]

る。図7に、図1に原理構成を図示した本発明の画像処 理システム1の一実施例を図示する。図中、図1で説明 したものと同じものについては同一の記号で示してあ る.

【0041】100はディジタル・シグナル・プロセッ サであって、第1のメモリ制御ユニット12、第2のメ モリ制御ユニット13、描画算出機構16及び出力アド レス算出機構17を展開するものである。10aは第1 の画像メモリ10に相当する第1のシンクロナスDRA

ンクロナスDRAM、14 a は選択手段14 に相当する

セレクタである。22はDAコンパータであって、セレ クタ14aの出力する表示画像データをディジタル信号 からアナログ信号に変換するもの、23は同期信号生成 機構であって、同期信号を生成するものである。

10

【0042】この実施例の説明に入る前に、シンクロナ スDRAMについて説明する。シンクロナスDRAM は、2つのパンクから構成されて、ローアドレスを変更 するアクセスや、リードとライトを変更するアクセスは た画像処理システム1は、画像メモリ30を高速にアク 10 遅いものの、同一ローアドレスの数ワード以上のリード アクセスやライトアクセスは非常に速く、また、あるバ ンクをアクセスしているときに他のパンクのローアドレ スを変更できることで、異なるローアドレスのアクセス 速度を向上できるという特徴を有している。そして、指 示されたカラムアドレスから1ずつカウントアップして いくカラムアドレスを自動的にアクセスするという特徴 を有している。

> 【0043】例えば、図8に示すように、Aパンクのロ ーアドレス a / カラムアドレス a 1 が設定されると、1 20 ずつカウントアップしていく4個のカラムアドレスに対 してライトアクセスを実行し、この間に、パンクBのロ ーアドレスbが設定でき、続いて、Aパンクのカラムア ドレス a 2 が設定されると、1 ずつカウントアップして いく4個のカラムアドレスに対してライトアクセスを実 行し、続いて、Bバンクのカラムアドレスb1が設定さ れると、1ずつカウントアップしていくカラムアドレス に対してライトアクセスを実行するというように、ある パンクをアクセスしているときに他のパンクのローアド レスを変更できるとともに、指示されたカラムアドレス 30 から1ずつカウントアップしていくカラムアドレスを自 動的にアクセスするという特徴を有しているのである。

【0044】次に、図7の実施例の説明に入ることにす る。この図7の実施例では、図1の原理構成図で説明し たように、一方のシンクロナスDRAM10a, 11a を描画算出機構16からのアクセス用とし、他方のシン クロナスDRAM10a、11aを出力アドレス算出機 構17からのアクセス用として、この2つのシンクロナ スDRAM10a, 11aの役割を描画算出機構16が 1 画面書き終わった段階で交代していくことで、ダブル 【実施例】以下、実施例に従って本発明を詳細に説明す 40 パッファとして用意されるシンクロナスDRAM10 a, 11aに描画画像データを書き込んでいくととも に、表示画像データを読み出してディスプレイ装置15 に表示していくよう処理するものである。

> 【0045】各シンクロナスDRAM10a、11a は、1画面分格納可能な容量を持つことから、例えば、 1 画面が 2 0 4 8 × 1 0 2 4 画素であるときには、2つ のパンクでもって、この2048×1024 画索分の容 量を持つように構成される。

【0046】 このシンクロナスDRAM10a、11a M、11aは第2の画像メモリ11に相当する第2のシ 50 を受けて、第1及び第2のメモリ制御ユニット12, 1

12

3の備えるアドレス変換手段18,19は、図1で説明 したように、画像データの矩形領域に対して、シンクロ ナスDRAM10a, 11aの同一ローアドレスを割り 付けるとともに、各矩形領域に対して、ラスタスキャン の順序に従ってシンクロナスDRAM10a, 11aの カラムアドレスを割り付け、更に、隣合う矩形領域に対 して異なるパンクを割り付けることで、受け取ったX・ YアドレスをシンクロナスDRAM10a, 11aの□* *一・カラムアドレスに変換する処理を実行する。

【0047】図9に、このメモリマンピングの一実施例 を図示する。この実施例では、1つの矩形領域を32× 32 画案で形成する構成を採っている。このようなメモ リマッピングは、具体的には、

[0048] 【数1】

R. A = INT (y/32) *32 + INT (x/64)

B, $A = mod_2(mod_2(1 NT(x/32)) + mod_2(1 NT(y/32)))$

C. $A = mod_{32}(x) + mod_{32}(y) *32$

【0049】に従って実現されることになる。ここで、 (数1) 式中の「R. A」はローアドレス、「B. A」 はパンクアドレス、「C、A」はカラムアドレスを表し ており、「B. A=0」はパンクA、「B. A=1」は パンクBを表している。

レス変換手段18,19のハードウェア構成を図示す る。ここで、X(0) はXアドレスの最下位ピット、X(1 0)はXアドレスの最上位ピット、Y(0) はYアドレスの 最下位ピット、Y(9) のYアドレスの最上位ピット、R OW(0) はローアドレスの最下位ピット、ROW(9) は ローアドレスの最上位ピット、COLUMN(0) はカラ ムアドレスの最下位ビット、COLUMN(9) はカラム アドレスの最上位ピットを表している。

【0051】このハードウェア構成により、例えば、 「X=64, Y=32」という画像データの $X\cdot Y$ アド 30 レスを受け取ると、「X=00001000000, Y=00001000 00」に従って、アドレス変換手段18, 19は、「ロー アドレス=0000100001, カラムアドレス=00000000000, パンクアドレス=1」、すなわち、「ローアドレス=3 3, カラムアドレス=0, パンクアドレス=B」という ように、図9に示したメモリマッピングを実現するアド レス変換処理を実行する。

【0052】このアドレス変換処理により算出されるロ ー・カラムアドレスに従って、シンクロナスDRAM1 0a, 11aがアクセスされることになるが、通常、コ 40 ジタル信号からアナログ信号に変換してディスプレイ装 ンピュータグラフィック等で描画する画像データは局在 する性質を有していることから、同一の矩形領域内に収 まることも多く、このようなときには、矩形領域内に同 一のローアドレスが割り付けられていることで、ローア ドレスを変更することなくシンクロナスDRAM10 a, 11aのライトアクセスが実現されることになる。

【0053】そして、表示画像データを出力するときに は、同一の矩形領域内を水平方向にスキャンしていくの で、矩形領域内に同一のローアドレスが割り付けられて

ることなくシンクロナスDRAM10a, 11aのリー ドアクセスが実現されることになる。しかも、各矩形領 域に対して、ラスタスキャンの順序に従ってシンクロナ スDRAM10a, 11aのカラムアドレスを割り付け る構成を採っているので、シンクロナスDRAM10 【0050】図10に、この〔数1〕式を実現するアド 20 a.11aの持つ上述のカラムアドレス連続アクセス機 能に従って、極めて高速なアクセスが実現されることに なる。

> 【0054】そして、同一画像データの隣合う矩形領域 に対して異なるパンクを割り付ける構成を採っているの で、描画画像データが隣の矩形領域に跨がることで隣の 矩形領域にライトアクセスが移ったり、ラスタスキャン に従って隣の矩形領域にリードアクセスが移るときに も、シンクロナスDRAM10a,11aの持つ上述の ローアドレス設定機能に従って、アクセス中に別パンク のローアドレスを設定することが可能になって、実質的 に連続なアクセスが実現されることになる。

【0055】一方、セレクタ14aは、1画面毎に交代 - しつついずれか一方のシンクロナスDRAM10a.1 1 aから表示画像データが出力されてくるので、同期信 号から生成される画面終了信号に従って表示画像データ を出力する方のシンクロナスDRAM10a, 11aを 選択して、その出力する表示画像データをDAコンパー タ22に出力し、この出力を受けて、DAコンパータ2 2は、セレクタ14aの出力する表示画像データをディ 置15に表示していく。

【0056】このようにして、図7に示す画像処理シス テム1は、1ポート構成の2つのシンクロナスDRAM 10a, 11aを備える構成を採って、1画面を単位と して、描画画像データの書き込み先のシンクロナスDR AM10a, 11aと、表示画像データの読み出し先の シンクロナスDRAM10a, 11aとを交代する構成 を採ることで、描画画像データを更新しつつディスプレ イ装置15に表示していく構成を採ることから、高価で いることで、各矩形領域内では、ローアドレスを変更す 50 大きいビデオRAMを用いずに、描画画像データを更新

しつつディスプレイ装置15に表示できるようになる。 【0057】図11に、図2に原理構成を図示した本発 明の画像処理システム1の一実施例を図示する。図中、 図2で説明したものと同じものについては同一の記号で 示してある。

【0058】100はディジタル・シグナル・プロセッ サであって、メモリ制御ユニット31、描画算出機構3 4及び出力アドレス算出機構35を展開するものであ る。30 a は画像メモリ30 に相当するシンクロナスD RAM、32aはデータ調整手段32に相当する速度変 10 トに"1"をセットすることになる。 換パッファである。39はDAコンパータであって、速 度変換パッファ32aの生成する表示画像データをディ ジタル信号からアナログ信号に変換するもの、40は同 期信号生成機構であって、同期信号を生成するものであ る。

【0059】この図11の実施例では、図2の原理構成 図で説明したように、シンクロナスDRAM30aの持 つ2つのパンクをパンクA、Bで表すならば、一方のパ ンクA, Bを描画算出機構34からのアクセス用とし、 他のパンクA、Bを出力アドレス算出機構35からのア 20 クセス用として、この2つのパンクA、Bの役割を描画 算出機構34が1画面書き終わった段階で交代していく ことで、ダブルパッファとして用意されるシンクロナス DRAM30aの2つのパンクA, Bに描画画像データ を書き込んでいくとともに、表示画像データを読み出し てディスプレイ装置33に表示していくよう処理するも のである。

【0060】シンクロナスDRAM30aの各パンク A, Bは、1画面分格納可能な容量を持つことから、例 えば、1画面が2048×1024画素であるときに 30 は、各パンクA、Bは、それぞれ2048×1024画 素分の容量を持つように構成される。

【0061】 このシンクロナスDRAM30aを受け て、メモリ制御ユニット31の備えるアドレス変換手段 36は、図2で説明したように、画像データの矩形領域 に対して、シンクロナスDRAM30の同一ローアドレ スを割り付けるとともに、各矩形領域に対して、ラスタ スキャンの順序に従ってシンクロナスDRAM30aの カラムアドレスを割り付け、更に、同一画像データの各 矩形領域に対して同一バンクを割り付けることで、受け 40 取ったX・YアドレスをシンクロナスDRAM30aの ロー・カラムアドレスに変換する処理を実行する。

【0062】図12に、このメモリマンピングの一実施 例を図示する。この実施例では、1つの矩形領域を32 ×32画素で形成する構成を採っている。このようなメ モリマッピングは、具体的には、

[0063]

【数2】

14 R. A = INT (y/32) *64 + INT (x/32)

C. $A = mod_{32}(x) + mod_{32}(y) * 32$

【0064】に従って実現されることになる。ここで、 (数2) 式中の「R. A」はローアドレス、「C. A」 はカラムアドレスを表しており、パンクAをアクセスす るときには、Yアドレスの最上位ピットに"0"、バン クBをアクセスするときには、Yアドレスの最上位ビッ

【0065】図13に、この〔数2〕式を実現するアド レス変換手段36のハードウェア構成を図示する。ここ で、X(0) はXアドレスの最下位ピット、X(10)はXア ドレスの最上位ピット、Y(0) はYアドレスの最下位ピ ット、Y(9) のYアドレスの最上位ピット、ROW(0) はローアドレスの最下位ピット、ROW(10)はローアド レスの最上位ピット、COLUMN(0) はカラムアドレ スの最下位ピット、COLUMN(9) はカラムアドレス の最上位ピットを表している。

【0066】このハードウェア構成により、例えば、 [X=32, Y=32] という画像データの $X \cdot Y Y Y$ レスを受け取ると、パンクAをアクセスするときには、 「X=00000100000, Y=0000100000」に従って、アド レス変換手段36は、「ローアドレス=00001000001, カラムアドレス=0000000000,パンクアドレス=0」、 すなわち、「ローアドレス=65, カラムアドレス= 0, バンクアドレス=A」というように、図12に示し たメモリマッピングを実現するアドレス変換処理を実行 する。

【0067】このアドレス変換処理により算出されるロ ー・カラムアドレスに従って、シンクロナスDRAM3 0 aがアクセスされることになるが、通常、コンピュー タグラフィック等で描画する画像データは局在する性質 を有していることから、同一の矩形領域内に収まること も多く、このようなときには、矩形領域内に同一のロー アドレスが割り付けられていることで、ローアドレスを 変更することなくシンクロナスDRAM30aのライト アクセスが実現されることになる。

【0068】そして、表示画像データを出力するときに は、同一の矩形領域内を水平方向にスキャンしていくの で、矩形領域内に同一のローアドレスが割り付けられて いることで、各矩形領域内では、ローアドレスを変更す ることなくシンクロナスDRAM30aのリードアクセ スが実現されることになる。しかも、各矩形領域に対し て、ラスタスキャンの順序に従ってシンクロナスDRA M30aのカラムアドレスを割り付ける構成を採ってい るので、シンクロナスDRAM30aの持つ上述のカラ ムアドレス連続アクセス機能に従って、極めて高速なア クセスが実現されることになる。

50 【0069】 そして、シンクロナスDRAM30aをア

るものである。

15

クセスするときに、そのアクセスが異なる矩形領域に跨 がるものであるときには、矩形領域を境にして時分割で 2つのパンクを切り換える構成を採っているので、描画 画像データが同一の矩形領域に収まらずに、描画画像デ ータが隣の矩形領域に跨がることで隣の矩形領域にライ トアクセスが移ったり、ラスタスキャンに従って隣の矩 形領域にリードアクセスが移るときにも、シンクロナス DRAM30aの持つ上述のローアドレス設定機能に従 って、アクセス中に別パンクのローアドレスを設定する ことが可能になって、実質的に連続なアクセスが実現さ 10 いく構成を採るのであるが、ディスプレイ装置 44に出 れることになる。

【0070】この図11の実施例に従うと、描画画像デ ータの書き込みと、表示画像データの読み出しとを時分 割で交互に実行する構成を採ることから、シンクロナス DRAM30aから出力される表示画像データは、連続 的に出力されるのではなくて、描画画像データの間に挟 まれて出力されることになる。

【0071】これから、速度変換パッファ32aは、シ ンクロナスDRAM30aから出力される表示画像デー タを抽出し連続データに変換してディスプレイ装置33 20 に表示していく。例えば、2ライン分の容量を持って、 ディスプレイ装置33の1ライン走査の間に、シンクロ ナスDRAM30aから出力される表示画像データを連 統データに変換してもう1つのパッファに1ライン分格 納し、次の1ラインの走査のときに、ディスプレイ周波 数に従って出力していくのである。このような処理構成 に従い、図7の実施例では、ディスプレイ周波数よりも メモリアクセス速度が遅い場合には、正しい画像データ を出力することができず、ディスプレイ周波数よりもメ モリアクセス速度が速い場合には、メモリ性能を十分引 30 が高速にアクセスされることになる。 き出せないという欠点があるのに対して、この図11の 実施例に従うと、全メモリアクセスに対するディスプレ イ出力アクセスの割合が自由に設定できることから、最 大限の描画性能を得られるという利点がある。

【0072】このようにして、図11に示す画像処理シ ステム1は、1ポート構成を採る2パンク構成のシンク ロナスDRAM30aを備える構成を採って、1画面を 単位として、描画画像データの書き込み先のパンクと、 表示画像データの読み出し先のバンクとを交代する構成 を採ることで、描画画像データを更新しつつディスプレ 40 イ装置33に表示していく構成を採ることから、高価で 大きいビデオRAMを用いずに、描画画像データを更新 しつつディスプレイ装置33に表示できるようになる。

【0073】図14に、図3に原理構成を図示した本発 明の画像処理システム1の一実施例を図示する。図中、 図3で説明したものと同じものについては同一の記号で 示してある。

【0074】100はディジタル・シグナル・プロセッ サであって、第1のメモリ制御ユニット42、第2のメ モリ制御ユニット43及び描画算出機構45を展開する 50

ものである。40aは非表示情報用画像メモリ40に相 当するシンクロナスDRAM、47はDAコンパータで

あって、ビデオRAM41の出力する表示画像データを ディジタル信号からアナログ信号に変換するもの、48 は同期信号生成機構であって、同期信号を生成するもの

16

【0075】この実施例の画像処理システム1では、従 来技術と同様に、ビデオRAM41を備えることで、画 像データを更新しつつディスプレイ装置44に表示して 力することのない奥行き情報やコントロール情報につい ては、シンクロナスDRAM40aに格納する構成を採

【0076】すなわち、図7の実施例に従う場合、ディ スプレイ装置15に出力している方のシンクロナスDR AM10a、11aには、描画算出機構16からアクセ スできないことになるので、これを解決するために、こ の実施例では、ディスプレイ出力アクセスの必要なイメ ージプレーンについては2ポート構成のビデオRAM4 1 に格納し、ディスプレイ出力アクセスの必要のないプ レーンについてはシンクロナスDRAM40aに格納す る構成を採るのである。なお、イメージプレーンについ ては、ライトのみでよい場合が多く、奥行き情報等は、 一度リードしてからライトする場合が多い。

【0077】描画算出機構45から、このような非表示 情報のX・Yアドレスを受け取ると、アドレス変換手段 46は、図7の実施例のアドレス変換手段18,19と 同様のアドレス変換処理を実行し、この結果求まるロー ・カラムアドレスに従ってシンクロナスDRAM40a

【0078】このようにして、図14に示す画像処理シ ステム1は、描画画像データの持つ非表示情報をシンク ロナスDRAM40aに高速に替き込めるとともに、シ ンクロナスDRAM40aから高速に読み出せるように なるのである。

【0079】図示実施例に従って本発明を説明したが、 本発明はこれに限定されるものではない。例えば、実施 例では、シンクロナスDRAMを用いることで本発明を 開示したが、本発明はこれに限られるものではない。

【0080】例えば、図13 (a) に示すような三角形 を図13 (b) に示す画素順序に従ってライトするとす ると、上述したように、従来技術であれば1750ns 要したものが、この三角形が同一矩形領域に収まる場合 で説明するならば、本発明ではローアドレスを変更する 必要がないことから、ビデオRAMと同じアクセス速度 であっても1350nsに短縮できるのである。なお、 この場合、シンクロナスDRAMを用いるとすると、こ の三角形が同一矩形領域に収まらない場合にも連続アク セスが可能になることと、1アクセスが1クロック分 (16.7ns)で可能になることから、アクセスに要す

and the terror of the second

る時間は、「16.7×画素数=16.7×25=418 ns」と大幅に短縮できることになる。

[0081]


【発明の効果】以上説明したように、本発明によれば、アドレスマルチプレックス方式の画像メモリを高速にアクセスできるようになる。そして、高速処理を実現しつつ、高価で大きなビデオRAMを用いることなく、アドレスマルチプレックス方式の画像メモリに格納される画像データを更新しつつディスプレイ装置に表示できるようになる。

【図面の簡単な説明】

- 【図1】本発明の原理構成図である。
- 【図2】本発明の原理構成図である。
- 【図3】本発明の原理構成図である。
- 【図4】本発明のメモリマッピングの説明図である。
- 【図5】本発明のメモリマッピングの説明図である。
- 【図6】本発明のメモリマッピングの説明図である。
- 【図7】本発明の一実施例である。
- 【図8】シンクロナスDRAMの説明図である。
- 【図9】メモリマッピングの一実施例である。
- 【図10】アドレス変換手段の一実施例である。
- 【図11】本発明の一実施例である。

[図1]

本発明の原理構成図




18 【図12】メモリマッピングの一実施例である。

- 【図13】アドレス変換手段の一実施例である。
- 【図14】本発明の一実施例である。
- 【図15】従来技術の説明図である。
- 【図16】従来技術の説明図である。
- 【図17】ビデオRAMのメモリアクセスのタイムチャートである。
- 【図18】画像データのアクセス順序の一例である。 【符号の説明】
- 10 1 画像処理システム
 - 10 第1の画像メモリ
 - 11 第2の画像メモリ
 - 12 第1のメモリ制御ユニット
 - 13 第2のメモリ制御ユニット
 - 14 選択手段
 - 15 ディスプレイ装置
 - 16 描画算出機構
 - 17 出力アドレス算出機構
 - 18 アドレス変換手段
- 20 19 メモリモード決定手段
 - 20 アドレス変換手段
 - 21 メモリモード決定手段


[図2]

本発明の原理構成図




【図3】

本発明の原理構成図



【図5】

本発明のメモリマッピングの説明図



【図4】

本発明のメモリマッピングの説明図


バンク B	パンク A		パンク A
ローアドレス d	ローフドルモ		ロ-アドルス I
:	•	:	
バンク B	パンク A		パンク A
ロープドレス g	ローフドレス h		ローアドレス i

カラムアドレス 0	カラムアドレス ・1	ታ ያልፖናቤス 2	<i>ከ</i> ታል7ዩレス 3		カプムアドレス ロー1
<i>ስንልያዩ</i> ትス በ		17 Δፖብ-አ በ+ 2	<i>ት</i> ፖልፓናレス በ+3		カラムアドレス 2n-1
<i>አን</i> ልንዩኒス 2 በ		ያ ቻልንያኮኢ 2n+2	#አልዎቻኔ 2 2n+3		<i>ስዓ</i> ፊንኖኑス 3n-1
	•		÷	:	
#247ቡ አ m		ታ ንልፆፑレス ጠ+ 2	ታራንኖレス m+3		カラムアドレス m+n-1

(b)

【図7】

本発明の一実施例




A KIND OF CHITTEE COUNTY

4, 44 AMARIN AMARIN A

【図6】

[図8]

【図14】




【図11】

【図15】

本発明の一実施例

従来技術の説明図



[図9]

**メモリマッピングの一実施例


(a)

パンクB パンクA パンクB パンクA D-7FLX 992 D-7FLX 993 D-7FLX 993

			32	画宗 ———		
	8747 FUR	1747 FVX	2747 Pv2	カラムアドレス 3		37A7FV7
	<u>ስን</u> ፈን የ _ሆ ス 32	э747 гил 33	2747FVX 34	1717FLZ 35	• • •	1747FV 63
32回東 	3747FVX 64	2347F147 65	カプムアドレス 66	カラムアドレス 67		มรมรศน 95
	:	:	:			
	#747 fl/2 992	2747FLZ 993	#747F}7 994	มรักรรษว 995		カラムアドレス 1023


【図13】

アドレス変換手段の一実施例



[図10]

アドレス変換手段の一実施例



D-7FLX 1023


【図12】

(図16)

【図18】

	,	ィモリマ	ッピンク	の一実施	15 4			従来技術の	逆阴网		画社	₽ <i>₹</i>	5	יד מ <i>ד</i>	っつ・	セス		\$ 02	, —
	α = A	A,B	2048			 -												_	
		クロ / 7ス0 ロ	(ンクα -7fv21		パンク ロープドル			0-1023 2-1023 2-1023	1023 - 1023				-	\vdash					
102	1	2 d /	くンク は ⊢7FVス 65		パンク ローフドルス			 		<u>-</u>								\Box	
								0-1-0-2-1		Ψ *									
		7 a /	インク Q 7NJ 1985		パンク ローフドレス		†	2-2						L					
	r		(a))			Column	0-							(a))			
 - -			32	商素			l				_	, ,		_			_		
27	0 0	95A7FLZ 1	2 2 2547	3747FV7. 3		カラムアドレス 31		Ras	ជ		H		+		1	-			_
2	32 32	カラムアドレス 33	#747FL/X 34	<u> 35</u> 47ドレス 35		カラムフドレス 63		0 - 1023 1 - 1023 2 - 1023	1023-1023		F		- 5	2	3	4	9		
_ F ~ '	767FVX 64	カフムアドレス 65	27A7FV7 66	カプムプFレス 67		∌ 7ムアドレス 95			7	_			10 1	12	13	14	15	-	
-	•	:	:	· •	;	;		2-3				17	18 1	20	21	22	23	24	25
7	747Frz 982	カラムアドレス 993	1767FVX 984	オプムプドレス 995		35A7F1A 1023		2-							(b)			
			(b)			1	2-0 0-2]										

【図17】 ビデオRAMのメモリアクセスのタイムチャート



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
•

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.